東京都市大学

研究者情報データベース

日本語 English

TOP
所属別検索
キーワード検索
研究分野別検索
条件指定検索

東京都市大学
ホームページ

瀬戸 謙修 (セト ケンシュウ,SETO Kenshu)

基本情報 研究分野 研究業績 教育業績 社会貢献業績

 

論文  
No.論文タイトル誌名(出版物名)開始ページ終了ページ出版年月DOI査読の有無
1Scalar replacement in the presence of multiple write accesses for accelerator design with high-level synthesis DATE 2021 2021年02月  査読有り 
2Shift register initialization in scalar replacement for reducing code size IPSJ Transactions on System LSI Design Methodology 13 2020年 https://doi.org/10.2197/ipsjtsldm.13.21査読有り 
3Small Memory Footprint Neural Network Accelerators Proceedings - International Symposium on Quality Electronic Design, ISQED 2019-March 253 258 2019年04月 https://doi.org/10.1109/ISQED.2019.86976411査読有り 
4Scalar replacement with circular buffers IPSJ Transactions on System LSI Design Methodology 12 13 21 2019年02月 https://doi.org/10.2197/ipsjtsldm.12.131査読有り 
5Scalar replacement with polyhedral model IPSJ Transactions on System LSI Design Methodology 11 46 56 2018年08月 https://doi.org/10.2197/ipsjtsldm.11.461査読有り 
6Foreword: Special section on VLSI design and CAD algorithms IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E97A 12 2366 2014年12月01日  査読有り 
7Forwarding Unit Generation for Loop Pipelining in High-level Synthesis Information and Media Technologies 413 418 2014年 https://doi.org/10.11185/imt.9.4131査読有り 
8Forwarding unit generation for loop pipelining in high-level synthesis IPSJ Transactions on System LSI Design Methodology 119 124 2014年 https://doi.org/10.2197/ipsjtsldm.7.1191査読有り 
9携帯端末の通信技術 : 3GとLTEの比較 電気学会誌 = The journal of the Institute of Electrical Engineers of Japan 133 436 439 2013年07月01日 https://doi.org/10.1541/ieejjournal.133.4361査読有り 
10Loop fusion with outer loop shifting for high-level synthesis IPSJ Transactions on System LSI Design Methodology 71 75 2013年02月 https://doi.org/10.2197/ipsjtsldm.6.711査読有り 
11Loop Fusion with Outer Loop Shifting for High-level Synthesis Information and Media Technologies 306 310 2013年 https://doi.org/10.11185/imt.8.3061査読有り 
12省エネでスマートな生活を考える : スマートコミュニティとビルの省エネ技術 電気学会誌 = The journal of the Institute of Electrical Engineers of Japan 132 10 710 715 2012年10月01日 https://doi.org/10.1541/ieejjournal.132.7101査読無し 
13Semiconductor technology for power saving Journal of the Institute of Electrical Engineers of Japan 132 11 771 774 2012年 https://doi.org/10.1541/ieejjournal.132.7711査読有り 
14ソフトなハードウェア『FPGA』を使ってみよう 電気学会誌 = The journal of the Institute of Electrical Engineers of Japan 131 100 103 2011年02月01日 https://doi.org/10.1541/ieejjournal.131.1001査読無し 
15Custom instruction generation for configurable processors with limited numbers of operands IPSJ Transactions on System LSI Design Methodology 57 68 2010年 https://doi.org/10.2197/ipsjtsldm.3.571査読有り 
16Custom Instruction Generation for Configurable Processors with Limited Numbers of Operands Information and Media Technologies 376 387 2010年 https://doi.org/10.11185/imt.5.3761査読有り 
17Interconnect-aware pipeline synthesis for array-based architectures IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E92-A 1464 1475 2009年 https://doi.org/10.1587/transfun.E92.A.14641査読有り 
18Interconnect-Aware Pipeline Synthesis for Array-Based Architectures. IEICE Trans. Fundam. Electron. Commun. Comput. Sci. 92-A 1464 1475 2009年 https://doi.org/10.1587/transfun.E92.A.14641査読有り 
19Dependence Graph Based Verification and Synthesis of Hardware/Software Co-Designs with SAT Related Formulation. J. Satisf. Boolean Model. Comput. 1-4 57 82 2008年  査読有り 
20Custom instruction generation with high-level synthesis 2008 Symposium on Application Specific Processors, SASP 2008 14 19 2008年 https://doi.org/10.1109/SASP.2008.45707801査読有り 
21Sat-based resource binding for reducing critical path delays Proceedings - 2008 International Conference on Field Programmable Logic and Applications, FPL 507 510 2008年 https://doi.org/10.1109/FPL.2008.46299951査読有り 
22Formal equivalence checking for loop optimization in C programs without unrolling Proceedings of the 3rd IASTED International Conference on Advances in Computer Science and Technology, ACST 2007 43 48 2007年  査読有り 
23Interconnect-aware pipeline synthesis for array based reconfigurable architectures IFIP International Federation for Information Processing 231 121 134 2007年 https://doi.org/10.1007/978-0-387-72258-0_111査読有り 
24Protocol transducer synthesis using divide and conquer approach Proceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC 280 285 2007年 https://doi.org/10.1109/ASPDAC.2007.3579991査読有り 
25Dynamically reconfigurable protocol transducer Proceedings - 2006 IEEE International Conference on Field Programmable Technology, FPT 2006 341 344 2006年 https://doi.org/10.1109/FPT.2006.2703431査読有り 
26Pipeline scheduling for array based reconfigurable architectures considering interconnect delays Proceedings - 2005 IEEE International Conference on Field Programmable Technology 2005 137 144 2005年 https://doi.org/10.1109/FPT.2005.15685371査読有り 
27Field modifiable architecture with FPGAs and its design/verification/debugging methodologies Proceedings of the 36th Annual Hawaii International Conference on System Sciences, HICSS 2003 279 279 2003年 https://doi.org/10.1109/HICSS.2003.11748101査読有り 
28Engineering changes in field modifiable architectures Proceedings - 1st ACM and IEEE International Conference on Formal Methods and Models for Co-Design, MEMOCODE 2003 87 94 2003年 https://doi.org/10.1109/MEMCOD.2003.12100921査読有り 
29Field Modifiable Architecture and its Design Methodology: System Design Without Logic Synthesis. 11th IEEE/ACM International Workshop on Logic & Synthesis, IWLS 2002, June 4-7, 2002, New Orleans, Louisiana, USA. 103 108 2002年  査読有り 
30Field modifiable architecture with FPGAs and its design methodology Proceedings - 2002 IEEE International Conference on FieId-Programmable Technology, FPT 2002 382 385 2002年 https://doi.org/10.1109/FPT.2002.11887161査読有り 

 

MISC  
No.MISCタイトル誌名開始ページ終了ページ出版年月(日)
1非2進展開に基づくAD変換器のデジタル回路部面積削減手法 電気学会論文誌. C 139 76 82 2019年 
2β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減 (ディペンダブルコンピューティング) -- (デザインガイア2017 : VLSI設計の新しい大地) 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117 274 101 104 2017年11月06日 
3β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減 (VLSI設計技術) -- (デザインガイア2017 : VLSI設計の新しい大地) 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117 273 101 104 2017年11月06日 
4高位合成のループパイプライン化におけるフォワーディングユニット生成技術 (ディペンダブルコンピューティング デザインガイア2013 : VLSI設計の新しい大地) 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113 321 245 249 2013年11月27日 
5高位合成のループパイプライン化におけるフォワーディングユニット生成技術 研究報告システムLSI設計技術(SLDM) 2013 44 2013年11月20日 
6ループパイプライン化における開始間隔短縮のためのデータ依存緩和技術 (VLSI設計技術) 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113 30 55 60 2013年05月16日 
7ループパイプライン化における開始間隔短縮のためのデータ依存緩和技術 情報処理学会研究報告. SLDM, [システムLSI設計技術] 2013 10 2013年05月09日 
8配列アクセス実行条件の厳密な解析に基づくスカラリプレイス技術 電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング : IEICE technical report 112 321 12 2012年11月19日 
9WAR依存を持つ配列アクセスの削減方法 研究報告システムLSI設計技術(SLDM) 2012 17 2012年10月11日 
10WAR依存を持つ配列アクセスの削減方法 電子情報通信学会技術研究報告. ICD, 集積回路 112 247 89 94 2012年10月11日 
11外側ループシフトを使用した高位合成向け自動ループ融合 (VLSI設計技術) 電子情報通信学会技術研究報告 : 信学技報 111 324 103 108 2011年11月28日 
12外側ループシフトを使用した高位合成向け自動ループ融合 研究報告システムLSI設計技術(SLDM) 2011 18 2011年11月21日 
13本のディジタル化 : 広がる電子書籍 電気学会誌 = The journal of the Institute of Electrical Engineers of Japan 131 554 557 2011年08月01日 
14ループ融合を利用した複数のforループからのパイプラインハードウェア合成 (信号処理) 電子情報通信学会技術研究報告 110 215 19 24 2010年10月05日 
15ループ融合を利用した複数の for ループからのパイプラインハードウェア合成 情報処理学会研究報告. SLDM, [システムLSI設計技術] 146 B1 B6 2010年10月05日 
16ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法 情報処理学会研究報告. EMB, 組込みシステム 16 19 P1 P6 2010年03月26日 
17ハードウェア合成用Cベース設計記述向けタスクレベルパイプライン化手法 (コンピュータシステム) 電子情報通信学会技術研究報告 109 474 133 138 2010年03月26日 
18C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法 情報処理学会研究報告. SLDM, [システムLSI設計技術] 129 27 101 106 2007年03月15日 
19C言語プログラムにおけるループ最適化に対するループ展開を伴わない等価性検証手法 電子情報通信学会技術研究報告. CPSY, コンピュータシステム 106 602 55 60 2007年03月09日 
20ハードウェア設計における設計資産の仕様記述およびその検証手法 電子情報通信学会技術研究報告. ICD, 集積回路 106 550 43 48 2007年02月28日 
21設計再利用のためのIPライブラリ検索システム 電子情報通信学会技術研究報告. ICD, 集積回路 106 550 49 54 2007年02月28日 
22メモリアクセスおよびリソース共有を行うカスタム命令自動生成手法 情報処理学会研究報告. SLDM, [システムLSI設計技術] 125 19 24 2006年05月11日 
23メモリアクセスおよびリソース共有を行うカスタム命令自動生成手法 電子情報通信学会技術研究報告. VLD, VLSI設計技術 106 31 19 24 2006年05月04日 
24設計再利用の為のプロトコル変換器合成手法 (通信と合成手法) 回路とシステム軽井沢ワークショップ論文集 19 229 234 2006年04月24日 
25プロトコル表現効率化に基づくプロトコル変換器合成手法に関する研究 情報処理学会研究報告. SLDM, [システムLSI設計技術] 124 67 72 2006年03月16日 
26プロトコル表現効率化に基づくプロトコル変換器合成手法に関する研究 電子情報通信学会技術研究報告. DC, ディペンダブルコンピューティング 105 671 67 72 2006年03月16日 
27充足可能性判定を利用した最適コード生成手法 情報処理学会論文誌 44 1202 1205 2003年05月15日 
28有限状態機械(FSM)とシンボリック状態探索を利用したコード生成手法 情報処理学会論文誌 43 1235 1251 2002年05月15日 
29SPFDを用いた遅延時間削減を目的とするスタンダードセルICの部分的論理再合成 全国大会講演論文集 58 39 40 1999年03月09日