傘　昊 (サン　コウ,SAN Hao)

基本情報	研究分野	研究業績	教育業績	社会貢献業績

論文
No.	論文タイトル	誌名(出版物名)	巻	号	開始ページ	終了ページ	出版年月	DOI	査読の有無
1	Floating Sampling Technique for CMOS SAR ADC with Large Input Amplitude Tolerance Beyond Supply Voltage	IEEJ Transactions on Electronics, Information and Systems	145	1	38	44	2025年01月01日	https://doi.org/10.1541/ieejeiss.145.381	査読有り
2	Asynchronous SAR ADC with Parallel Comparators Inspired by Hopfield Network	2024 International Symposium on Intelligent Signal Processing and Communication Systems					2024年12月		査読有り
3	Dual-mode neuron design with deterministic and non-deterministic operations using adiabatic superconductor devices	Superconductor Science and Technology	37	9	095027	095027	2024年08月22日	https://doi.org/10.1088/1361-6668/ad55ce1	査読有り
4	A 2.8V Input Amplitude CMOS SAR ADC with 0.7V Supply Voltage	IEEJ Transactions on Electronics, Information and Systems	144	8	771	776	2024年08月01日	https://doi.org/10.1541/ieejeiss.144.7711	査読有り
5	Design and Implementation of Energy-Efficient Binary Neural Networks Using Adiabatic Quantum-Flux-Parametron Logic	IEEE Transactions on Applied Superconductivity	33	5	1	5	2023年08月	https://doi.org/10.1109/tasc.2023.32431801	査読有り
6	Thermal Noise Analysis of Ring Amplifier in Cyclic Analog-to-Digital Converter	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E106.A	5	823	831	2023年05月01日	https://doi.org/10.1587/transfun.2022gcp00031	査読有り
7	Control of Magnetic Resonance Wireless Power Transmission to Multiple Devices Using the SP-PS Coupling Circuit	2022 Asia-Paci c Microwave Conference (APMC 2022)	73		67	69	2022年11月	https://doi.org/10.34385/proc.73.we1-f5-41	査読有り
8	A Study on the Efficient Design of Adders Using Adiabatic Quantum-Flux-Parametron Circuits	2022 IEEE 11th Global Conference on Consumer Electronics (GCCE 2022)					2022年10月		査読有り
9	Design and implementation of high-performance Binary Neural Network using Adiabatic Quantum-Flux-Parametron logic	The Applied Super-conductivity Conference 2022(ASC 2022)					2022年10月		査読有り
10	A Study on In-Memory Binary Neural Networks Using Adiabatic Quantum-Flux-Parametron Logic	Proc. 14th Superconducting SFQ VLSI Workshop (SSV 2022)					2022年09月		査読有り
11	Linearity Compensation for Conversion Error in Non-binary and Binary Hybrid ADC	2021 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2021年11月16日	https://doi.org/10.1109/ispacs51563.2021.96510391	査読有り
12	A 0.8V 14bit 294kSPS non-binary cyclic ADC in 65nm SOTB CMOS technology	2021 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2021年11月16日	https://doi.org/10.1109/ispacs51563.2021.96509761	査読有り
13	A Low-voltage Non-binary Cyclic ADC using Fully Differential Ring Amplifier	2021 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2021年11月16日	https://doi.org/10.1109/ispacs51563.2021.96510591	査読有り
14	A 0.7V 14bit Hybrid ADC in 65nm SOTB CMOS	2021 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2021年11月16日	https://doi.org/10.1109/ispacs51563.2021.96510221	査読有り
15	Special section on analog circuit techniques and related topics	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E104A	2	476	476	2021年	https://doi.org/10.1587/transfun.2020GCF00011
16	Special section on analog circuit techniques and related topics	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E104A	2	476	476	2021年	https://doi.org/10.1587/transfun.2020GCF00011
17	Input bias current reduction technique for operational amplifier in a standard CMOS technology	Electronics and Communications in Japan	103	7	30	36	2020年07月	https://doi.org/10.1002/ecj.122421	査読有り
18	スタンダードCMOSを用いたオペアンプの入力バイアス電流低減技術	電気学会論文誌Ｃ(電子・情報・システム部門誌)	140	1	9	15	2020年01月01日	https://doi.org/10.1541/ieejeiss.140.91	査読有り
19	Special section on analog circuits and their application technologies	IEICE Transactions on Electronics	E103.C	10	445	445	2020年	https://doi.org/10.1587/transele.2019CTF00011
20	Special section on analog circuits and their application technologies	IEICE Transactions on Electronics	E103.C	10	445	445	2020年	https://doi.org/10.1587/transele.2019CTF00011
21	A 0.8V 14bit 62.5kSPS non-binary cyclic ADC using SOTB CMOS technology	2019 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2019年12月	https://doi.org/10.1109/ispacs48206.2019.89863711	査読有り
22	Analog / Mixed-Signal / RF Circuits for Complex Signal Processing	2019 IEEE 13th International Conference on ASIC (ASICON)					2019年10月	https://doi.org/10.1109/asicon47005.2019.89835481	査読有り
23	Experimental implementation of delta sigma AD modulator using dynamic analog components with simplified operation phase	IEICE Electronics Express	16	12	20190280	20190280	2019年06月	https://doi.org/10.1587/elex.16.201902801	査読有り
24	A 6th-order quadrature bandpass delta sigma AD modulator using dynamic amplifier and noise coupling SAR quantizer	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E102A	3	507	517	2019年03月01日	https://doi.org/10.1587/transfun.E102.A.5071	査読有り
25	非2 進展開に基づくAD 変換器のデジタル回路部面積削減手法	電気学会論文誌C(電子・情報・システム部門誌)	139	1	76	82	2019年01月01日	https://doi.org/10.1541/ieejeiss.139.761	査読有り
26	A 6th-Order Complex Bandpass $\Delta\Sigma \text{AD}$ Modulator Using Dynamic Amplifier and Noise Coupling SAR Quantizer	2018 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2018年11月	https://doi.org/10.1109/ispacs.2018.89235801	査読有り
27	Experimental implementation of Δ Σ AD modulator with dynamic analog components	Analog Integrated Circuits and Signal Processing	97	2	215	223	2018年11月	https://doi.org/10.1007/s10470-018-1231-41	査読有り
28	A 720uW 77.93dB SNDR ΔΣAD Modulator Using Dynamic Analog Components with Simplified Operation Phase	2018 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2018年11月	https://doi.org/10.1109/ispacs.2018.89233961	査読有り
29	Experimental implementation of a 14 bit 80 kSPS non-binary cyclic ADC	Analog Integrated Circuits and Signal Processing	97	2	207	214	2018年11月	https://doi.org/10.1007/s10470-018-1197-21	査読有り
30	A Noise Coupled ΔΣAD Modulator Using Passive Adder Embedded Noise Shaping SAR Quantizer	IEICE Transactions on Electronics	E101C	7	480	487	2018年07月01日	https://doi.org/10.1587/transele.E101.C.4801	査読有り
31	A 2nd-Order ΔΣAD Modulator Using Dynamic Analog Components with Simplified Operation Phase	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E101A	2	425	433	2018年02月	https://doi.org/10.1587/transfun.E101.A.4251	査読有り
32	The design of a 14-bit 400kSPS non-binary pipeline cyclic ADC	2017 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2017年11月	https://doi.org/10.1109/ispacs.2017.82665501	査読有り
33	Experimental results of reconfigurable non-binary cyclic ADC	2017 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2017年11月	https://doi.org/10.1109/ispacs.2017.82665511	査読有り
34	A 12-Bit 3.3MS/S pipeline cyclic ADC with correlated level shifting technique	2017 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2017年11月	https://doi.org/10.1109/ispacs.2017.82665491	査読有り
35	A 2nd-order ΔΣAD modulator using ring amplifier and SAR quantizer with simplified operation mode	2017 MIXDES - 24th International Conference "Mixed Design of Integrated Circuits and Systems			45	49	2017年08月08日	https://doi.org/10.23919/MIXDES.2017.80045921	査読有り
36	Non-binary cyclic and binary SAR hybrid ADC	2017 MIXDES - 24th International Conference "Mixed Design of Integrated Circuits and Systems					2017年06月	https://doi.org/10.23919/mixdes.2017.80051631	査読有り
37	A 12-bit 1.25MS/s Area-Efficient Radix-Value Self-Estimated Non-Binary Cyclic ADC with Relaxed Requirements on Analog Components	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E100.A	2	534	540	2017年02月	https://doi.org/10.1587/transfun.e100.a.5341	査読有り
38	Non-binary cyclic ADC with correlated level shifting technique	2017 22nd Asia and South Pacific Design Automation Conference (ASP-DAC)					2017年01月	https://doi.org/10.1109/aspdac.2017.78582801	査読有り
39	A 14bit 80kSPS non-binary cyclic ADC without high accuracy analog components	2017 22nd Asia and South Pacific Design Automation Conference (ASP-DAC)					2017年01月	https://doi.org/10.1109/aspdac.2017.78582791	査読有り
40	A 2nd-order Delta Sigma AD modulator using dynamic amplifier and dynamic SAR quantizer	2016 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2016年10月	https://doi.org/10.1109/ispacs.2016.78247251	査読有り
41	Leakage current compensation technique of ESD protection circuit for CMOS operational amplifier	2016 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2016年10月	https://doi.org/10.1109/ispacs.2016.78247221	査読有り
42	逐次比較量子化器とリングアンプを用いるΔΣAD 変調器	電子情報通信学会論文誌A	Vol.J99-A	No.8	262	269	2016年08月		査読有り
43	A 14-bit 80ksps Cyclic ADC Based on β-expansion	Proceedings of 2016 International Conference on Analog VLSI Circuits, Boston, USA			11	15	2016年08月		査読有り
44	Non-Binary and Binary Weighted Hybrid Pipeline ADC with β estimation	Proceedings of 2016 International Conference on Analog VLSI Circuit, Boston, USA			17	20	2016年08月		査読有り
45	Experimental Implementation of β-Expansion Cyclic ADC with Correlated Level Shifting Technique	Proceedings of 2016 International Conference on Analog VLSI Circuits, Boston, USA, August 24-26, 2016			5	9	2016年08月		査読有り
46	A 10-bit 10Ms/s pipeline cyclic ADC based on β-expansion	2015 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)			294	298	2016年03月11日	https://doi.org/10.1109/ISPACS.2015.74327831	査読有り
47	A 12Bit 200Msps Spilt-Based Pipeline ADC Design	International Journal of Information and Electronics Engineering	6	6	337	342	2016年	https://doi.org/10.18178/ijiee.2016.6.6.6501	査読有り
48	A low-distortion delta-sigma modulator with ring amplifier and passive adder embedded SAR quantizer	2015 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS)					2015年11月	https://doi.org/10.1109/ispacs.2015.74327841	査読有り
49	Rigorous estimates of quantization error for A/D converters based on beta-map	Nonlinear Theory and Its Applications, IEICE	6	1	99	111	2015年	https://doi.org/10.1587/nolta.6.991	査読有り
50	An area-efficient 12-bit 1.25MS/s radix-value self-estimated non-binary ADC with relaxed requirements on analog components	Proceedings of the IEEE 2014 Custom Integrated Circuits Conference					2014年09月	https://doi.org/10.1109/cicc.2014.69461231	査読有り
51	Experimental Implementation of Non-binary Cyclic ADCs with Radix Value Estimation Algorithm	IEICE Transactions on Electronics	E97.C	4	308	315	2014年04月	https://doi.org/10.1587/transele.e97.c.3081	査読有り
52	Rigorous analysis of quantization error of an A/D converter based on $\beta$-map	2013 IEEE International Symposium on Circuits and Systems (ISCAS2013)					2013年05月	https://doi.org/10.1109/iscas.2013.65718571	査読有り
53	Robust Cyclic ADC Architecture Based on $\beta$-Expansion	IEICE Transactions on Electronics	E96.C	4	553	559	2013年04月	https://doi.org/10.1587/transele.e96.c.5531	査読有り
54	Non-binary Pipeline Analog-to-Digital Converter Based on $\beta$-Expansion	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E96.A	2	415	421	2013年02月	https://doi.org/10.1587/transfun.e96.a.4151	査読有り
55	逐次比較近似ADCコンパレータ・オフセット影響の冗長アルゴリズムによるディジタル補正技術	電子情報通信学会論文誌C	Vol.J94-C	No.3	68	78	2011年03月		査読有り
56	Non-binary SAR ADC with digital error correction for low power applications	2010 IEEE Asia Pacific Conference on Circuits and Systems					2010年12月	https://doi.org/10.1109/apccas.2010.57747471	査読有り
57	SAR ADC Architecture with Digital Error Correction	IEEJ Transactions on Electrical and Electronic Engineering	5	6	651	659	2010年11月	https://doi.org/10.1002/tee.205881	査読有り
58	連続時間バンドパスΔΣAD変調器のQ値とループ遅延の影響	電子情報通信学会論文誌A	Vol.J93-A	No.2	107	118	2010年02月		査読有り
59	Noise-Coupled Image Rejection Architecture of Complex Bandpass ΔΣAD Modulator	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E93-A	2	390	394	2010年02月	https://doi.org/10.1587/transfun.e93.a.3901	査読有り
60	SAR ADC Algorithm with Redundancy and Digital Error Correction	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E93-A	2	415	423	2010年02月	https://doi.org/10.1587/transfun.e93.a.4151	査読有り
61	Noise-Coupled ΔΣAD Modulator with Shared OP-Amp	IEEJ Transactions on Electronics, Information and Systems	129	12	2167	2173	2009年12月	https://doi.org/10.1541/ieejeiss.129.21671	査読有り
62	Study of Q factor and loop delay effects of a continuous-time ΔΣAD modulator	2009 IEEE 8th International Conference on ASIC					2009年10月	https://doi.org/10.1109/asicon.2009.53514861	査読有り
63	Complex bandpass $\Delta\Sigma$AD modulator with noise-coupled image rejection	2009 52nd IEEE International Midwest Symposium on Circuits and Systems					2009年08月	https://doi.org/10.1109/mwscas.2009.52360801	査読有り
64	インバータタイプGm-Cバンドパスフィルタの解析と設計	電気学会論文誌Ｃ（電子・情報・システム部門誌）	129	8	1483	1489	2009年08月	https://doi.org/10.1541/ieejeiss.129.14831	査読有り
65	Cross-Noise-Coupled Architecture of Complex Bandpass ΔΣAD Modulator	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E92-A	4	998	1003	2009年04月	https://doi.org/10.1587/transfun.e92.a.9981	査読有り
66	$\Delta\Sigma$AD modulator for low power application	APCCAS 2008 - 2008 IEEE Asia Pacific Conference on Circuits and Systems					2008年11月	https://doi.org/10.1109/apccas.2008.47462491	査読有り
67	SAR ADC algorithm with redundancy	APCCAS 2008 - 2008 IEEE Asia Pacific Conference on Circuits and Systems					2008年11月	https://doi.org/10.1109/apccas.2008.47460111	査読有り
68	High-resolution DPWM generator for digitally controlled DC-DC converters	APCCAS 2008 - 2008 IEEE Asia Pacific Conference on Circuits and Systems					2008年11月	https://doi.org/10.1109/apccas.2008.47461721	査読有り
69	Complex bandpass ΣΔAD modulator with noise-coupled architecture	2008 51st Midwest Symposium on Circuits and Systems					2008年08月	https://doi.org/10.1109/mwscas.2008.46168421	査読有り
70	デジタル制御電源用高時間分解能DPWM回路	電子情報通信学会論文誌C	Vol.J91-C	No.8	418	427	2008年08月		査読有り
71	Novel Architecture of Feedforward Second-Order Multibit $\Delta\Sigma$AD Modulator	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E91-A	4	965	970	2008年04月01日	https://doi.org/10.1093/ietfec/e91-a.4.9651	査読有り
72	Second-order ΔΣAD modulator with novel feedforward architecture	2007 50th Midwest Symposium on Circuits and Systems			148	151	2007年08月	https://doi.org/10.1109/mwscas.2007.44885581	査読有り
73	A Second-Order Multibit Complex Bandpass $\Delta\Sigma$AD Modulator with I, Q Dynamic Matching and DWA Algorithm	IEICE Transactions on Electronics	E90-C	6	1181	1188	2007年06月01日	https://doi.org/10.1093/ietele/e90-c.6.11811	査読有り
74	マルチバンドパスΔΣ変調器技術とその応用	電子情報通信学会論文誌 C	Vol.J90-C	No.2	143	158	2007年02月		査読有り
75	A 2.8-V Multibit Complex Bandpass $\Delta\Sigma$AD Modulator in 0.18$\mu$m CMOS	2007 Asia and South Pacific Design Automation Conference					2007年01月	https://doi.org/10.1109/aspdac.2007.3579581	査読有り
76	A Multibit Complex Bandpass $\Delta\Sigma$AD Modulator with I, Q Dynamic Matching and DWA Algorithm	2006 IEEE Asian Solid-State Circuits Conference			55	58	2006年11月	https://doi.org/10.1109/asscc.2006.3578501	査読有り
77	Complex Bandpass $\Delta\Sigma$AD Modulator Architecture without I, Q-Path Crossing Layout	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E89-A	4	908	915	2006年04月01日	https://doi.org/10.1093/ietfec/e89-a.4.9081	査読有り
78	Reducing Spurious Output of Balanced Modulators by Dynamic Matching of I, Q Quadrature Paths	IEICE Transactions on Electronics	E88-C	6	1290	1294	2005年06月	https://doi.org/10.1093/ietele/e88-c.6.12901	査読有り
79	Reducing spurious output of balanced modulators by dynamic matching of I, Q quadrature paths	The 2004 47th Midwest Symposium on Circuits and Systems, 2004. MWSCAS '04.					2004年07月	https://doi.org/10.1109/mwscas.2004.13539331	査読有り
80	A Noise-Shaping Algorithm of Multi-bit DAC Nonlinearities in Complex Bandpass ΔΣAD Modulators	IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences	E87.A	4	792	800	2004年04月		査読有り
81	An element rotation algorithm for multi-bit DAC nonlinearities in complex bandpass ΔΣAD modulators	17th International Conference on VLSI Design. Proceedings	1		151	156	2004年01月	https://doi.org/10.1109/icvd.2004.12609171	査読有り
82	High-speed CMOS track/hold circuit design	Analog Integrated Circuits and Signal Processing	27	1-2	165	176	2001年04月	https://doi.org/10.1023/a:10112836138691	査読有り
83	Highly-Efficient Low-Voltage-Operation Charge Pump Circuits Using Bootstrapped Gate Transfer Switches	IEEJ Transactions on Electronics, Information and Systems	120	10	1339	1345	2000年10月	https://doi.org/10.1541/ieejeiss1987.120.10_13391	査読有り
84	A high-speed CMOS track/hold circuit	Proceedings of the IEEE International Conference on Electronics, Circuits, and Systems	3		1709	1712	1999年	https://doi.org/10.1109/ICECS.1999.8145051	査読有り

受賞
No.	受賞年月	授与機関	賞名	(対象業績)タイトル
1	2019年12月	2019 International Symposium on Intelligent Signal Processing and Communication Systems	Best Paper Award
2	2019年09月	電子情報通信学会	基礎・境界ソサイエティ貢献賞
3	2018年12月		2018 International Symposium on Intelligent Signal Processing and Communication Systems, Outstanding Student Paper Award
4	2017年03月	電子情報通信学会	エレクトロニクスソサイエティ活動功労賞
5	2014年10月	The joint conference of 4S-2014/ 2014 International Conference on Analog VLSI Circuits	Best Paper Award
6	2013年10月	2013 International Conference on Analog VLSI Circuits	Best Paper Award
7	2013年05月	電子情報通信学会	LSI とシステムのワークショップ2013 優秀ポスター賞
8	2012年05月	電子情報通信学会	LSI とシステムのワークショップ2012 最優秀ポスター賞
9	2009年11月	2009 IEEJ International Analog VLSI Workshop	Best Paper Award
10	2008年12月	2008 IEEE Asia Pacific Conference on Circuits and Systems	Merit Student Paper
11	2008年04月		2008年第10回LSI IPデザイン・アワード研究助成賞
12	2006年05月		2006年第8回LSI IPデザイン・アワード研究助成賞
13	2005年11月	1ビットフォーラム2005国際シンポジウム1ビット技術賞	奨励賞
14	2005年10月	2005 IEEJ International Analog VLSI Workshop	Best Paper Award
15	2005年04月	電子情報通信学会	第17 回回路とシステム軽井沢ワークショップ奨励賞
16	2004年05月		2004年第6回LSI IPデザイン・アワード IP賞

共同研究・競争的資金等の研究課題
No.	提供機関	制度名	課題名等	資金種別	研究期間
1	科学技術振興機構(JST)	研究成果最適展開支援プログラム(A-STEP)・産学共同(育成型)	デジタル変革に向けたアナログ・デジタル変換技術の開発	競争的資金	2021年04月 - 2022年03月
2	科学技術振興機構(JST)	研究成果最適展開支援プログラム(A-STEP)・機能検証フェーズ・試験研究タイプ	次世代AIチップ実現に向けたセンサ・インタフェース技術の開発	競争的資金	2019年09月 - 2020年08月
3	日本学術振興会	科学研究費助成事業基盤研究(C)	ベータ展開に基づくセキュアAD変換器の開発	競争的資金	2019年04月 - 2022年03月
4	高橋産業経済研究財団	研究助成事業	ダイナミック・アナログ回路を用いる低電力アナログ-デジタル変換器の開発	競争的資金	2019年04月 - 2021年03月
5	日本学術振興会	科学研究費助成事業基盤研究(C)	ベータ写像に基づくＡＤ変換器を用いた製造誤差に頑健なユニバーサル乱数生成		2016年04月 - 2019年03月
6	日本学術振興会	科学研究費助成事業基盤研究(C)	微分量子化器を用いた混載信号処理LSIの低消費電力化に関する研究	競争的資金	2013年04月 - 2016年03月
7	科学技術振興機構(JST)	内閣府最先端研究開発支援プログラム(FIRST)	複雑系数理モデル学の基礎理論構築とその分野横断的科学技術応用	競争的資金	2011年04月 - 2014年03月
8	公益財団法人日揮・実吉奨学会	研究助成金	再構成可能なΔΣAD変換回路に関する研究		2010年09月 - 2011年09月
9	日本学術振興会	科学研究費助成事業若手研究(B)	ナノCMOSを用いた無線通信用アナログ・デジタル混載LSI設計技術の研究	競争的資金	2008年 - 2010年
10	科学技術振興機構(JST)	良いシーズをつなぐ知の連携システム(つなぐしくみ)	ナノCMOS を用いる無線通信機器用AD 変換回路の開発	競争的資金	2007年04月 - 2008年03月

産業財産権
No.	産業財産権の種類	産業財産権の名称	出願番号	出願日	特許番号/登録番号	登録日	発行日
1	特許権	A/D変換器	特願2016-200421	2016年10月11日	特許6810931	2020年12月16日	2021年01月13日
2	特許権	アナログデジタル変換器及びその方法	特願2014-026890	2014年02月14日
3	特許権	アナログ‐デジタル変換器及びアナログ信号をデジタル信号に変換する方法	特願2011-207602	2011年09月22日	特許5436508	2013年12月20日	2014年03月05日
4	特許権	複素バンドパスΔΣAD変調器及びデジタル無線受信機	特願2011-502721	2010年02月24日	特許第5187788号		2013年02月01日
5	特許権	複素バンドパスΔΣAD変調器及びデジタル無線受信機	JP2010052873	2010年02月24日
6	特許権	連続時間ΔΣ変調器	特願2006-279230	2006年10月12日
7	特許権	高精度マルチバンドパスΔΣ変調器	特願2007-549019	2006年08月01日	特許第4538641号		2010年07月02日
8	特許権	高精度マルチバンドパスΔΣ変調器	JP2006315200	2006年08月01日
9	特許権	複素バンドパスフィルタ、複素バンドパスΔΣAD変調器、AD変換回路及びデジタル無線受信機	特願2005-175242	2005年06月15日	特許第3992287号		2007年08月03日
10	特許権	複素バンドパスΔΣAD変調器、AD変換回路及びディジタル無線受信機	特願2004-185206	2004年06月23日	特許第3970266号		2007年06月15日
11	特許権	DA変換回路及びそれを用いたΔΣAD変調器	特願2004-185198	2004年06月23日	特許第3801602号		2006年05月12日
12	特許権	チャージポンプ回路.	特願2000-012705	2000年01月21日